如何FPGA内部的RAM进行读改写操作
2024-01-01存储器是FPGA设计中的常用单元，对存储器的操作，最基础的就是读写操作，还有一种就是读改写操作，即先读出存储器中的数据，对其进行修改后，再写入存储器。这样的操作其实在大多数情况下都是非常简单的，不值一提，但是在某些有性能要求的场景下，就需要一些考虑。 比如输入是一个8bit的数据，取值为0-255，求每个数值出现的次数，即同时0出现多少次，1出现多少次…… 读改写的问题 我们先以最简单的例子，对FPGA内部的RAM进行读改写操作，看看是什么情况，假定需要对RAM中的数据读出来加1后再写回原地址
FPGA的基本组成和设计流程
2024-01-01FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，它是由大量的可编程逻辑单元（查找表、触发器等）和可编程互连资源组成的。FPGA的灵活性和可重构性使其在数字系统设计中得到了广泛应用。 FPGA的基本组成部分包括可编程逻辑单元、可编程互连资源、存储器和其他外设接口。其中，可编程逻辑单元是FPGA最重要的组成部分，它由查找表、触发器、多路复用器等组成，可以根据需要进行配置和重新配置。可编程互连资源则负责实现FPGA内部各个模块之间的连接和通信。存储器和其他
快来看看用FPGA做的开源示波器（二）
2024-01-01今天介绍另一个比之前功能更全的，基于FPGA做的开源示波器/逻辑分析仪/频谱仪/波形发生器/等等： 特征 ScopeFun是一款经济实惠、开源、一体化的仪器平台。它提供了以下工具： 示波器 频谱分析仪（FFT） 任意波形发生器 逻辑分析仪 数字模式发生器 采样速度快、内存大、噪声低 主要硬件规格为： 两个模拟示波器通道（10 位） 每秒 5 亿个样本 (MSPS) 实时采样率（单通道）/250 MSPS（双通道） 每秒 2.0 千兆样本 (GSPS) 等效时间采样 (ETS) 速率 内存缓冲区
FPGA排序-冒泡排序(Verilog版)介绍
2023-12-31在之前的推文中介绍了冒泡排序的实现，但是分享的代码使用的是SpinalHDL，最近有好多小伙伴后台私信问有没有Verilog版的代码。今天就给大家贴出来，具体原理参考FPGA排序--冒泡排序这篇之前的文章。 仍然以8个8bit的数为例来介绍冒泡排序，因此数据的输入和输出位宽均为64bit(8*8bit)，使用valid信号来标识数据有效，整个实现采用流水线的方式。 `timescale 1ns / 1psmodule bubble( input clk , input rst , inpu
FPGA设计中的模块化设计
2023-12-31 模块化设计是FPGA设计中一个很重要的技巧，它能够使一个大型设计的分工协作、仿真测试更加容易，代码维护或升级也更加便利。 如图3.28所示，一般整个设计工程的顶层文件里只做例化，不做逻辑处理。顶层模块下会包含多个子模块，比如图中的模块A、模块B、模块C等等，而模块A、B、C下又可以再为分多个子模块实现，如A模块可以包含子模块A1、A2和A3等。 图3.28 模块设计示意图 采用模块化的设计，就可以将大规模复杂系统按照一定规则划分成若干模块，然后对每个模块分别进行设计输入、综合与实现
FPGA如何抵抗单粒子效应？
2023-12-3121世纪太空将成为国际军事竞争的制高点。随着技术的发展和科技的进步，航天电子设备对诸如现场可编程门阵列（Field Programmable Gate Array, FPGA）、数字信号处理器（Digital Signal Processor, DSP）等超大规模集成电路的依赖性越来越强。另一方面，宇宙中存在各种辐射射线，使得高性能芯片受太空射线影响而产生单粒子效应的概率大大提高，并且器件的集成度越高，单粒子效应的影响就越显著，这严重影响和制约着航天电子仪器设备的正常工作。因此开发具有高速度、
FPGA结构工作原理 FPGA与GPU的性能对比图
2023-12-31电子元器件是对各种电子元件和电子器件（半导体）的总称。在生产加工时没有改变原材料分子成分的产品称为元件，在电路中无需加电源即可在有信号时工作，包括电阻、电容、电感等。器件是指在生产加工时改变了原材料分子结构的产品，包括分立器件、芯片等。 电子元器件是支撑电子信息技术产业发展的基石。电子元器件产业链主要由原材料供应商、电子元器件设计制造商、电子元器件分销商和电子产品制造商组成。 原料供应商向电子元器件设计制造商提供半导体材料、玻璃基板、陶瓷基板、金属材料等原材料，以及提供生产制造电子元器件相关的
一文带你了解FPGA有什么用
2023-12-31FPGA 是什么 FPGA（Field Programmable Gate Array），现场可编程门阵列，一种半定制的数字集成电路。FPGA 凭借其灵活性高、开发周期短、处理性能强（并行）等特点，广泛应用于通信、图像处理、医疗等领域。随着科技的进步，FPGA 在人工智能、5G 和自动驾驶等领域也有一席之地。 FPGA 它是在 PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是 作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可
基于FPGA系统Register和Memory的复位
2023-12-31Register 和 Memory 的复位 Register是有复位端口的，当我们assert复位端口，寄存器便被复位到0。 而FPGA中的Memory通常是没有复位端口的，假如我们想要clear memory中的内容，需要一行一行，一个地址一个地址去清除。如果没有memory clear的逻辑，那么之前写在memory中的数据会一直存在，直到整个FPGA上电复位。 一次Memory没有复位引起的歧义 首先我们的FPGA系统中有个feature是需要memory存储一些配置条件，这个配置条件是
FPGA设计之Verilog中clk为什么要用posedge而不用negedge？
2023-12-31Verilog是一种硬件描述语言，用于描述数字电路的行为和特性。在Verilog中，时钟信号（clk）和线路是非常重要的，它用于同步电路中的各个模块，确保它们在同一时刻执行。 在Verilog中，时钟信号可以使用posedge和negedge两种方式来触发。posedge表示时钟信号的上升沿（电平从低到高跳变），而negedge表示时钟信号的下降沿（电平从高到低跳变）。在实际应用中，大多数设计都使用posedge触发方式。 这是因为在数字电路中，时钟信号的上升沿是同步电路中的关键时间点，它可以